16/08/2022

Carta convite para participação de um projeto de pesquisa em colaboração com a MTG2i Solutions LTDA. e a FAPESP por meio do projeto PIPE, fase 2.


Caros Professores, Pesquisadores, Profissionais da nossa Comunidade Científica,

Meu nome é Rodrigo Alves de Lima Moreto, PhD (lattes: lattes.cnpq.br/7970276530401443) e sou um dos proprietários da Start-up intitulada “MTG2i Solutions LTDA.”. Essa empresa foi resultado dos meus projetos de pesquisa a nível de mestrado, doutorado e pós-doutorado na área da “Eletrônica Evolucionária”, que integra técnicas heurísticas de Inteligência Artificial (AI) com a experiência dos projetistas (Inteligência Humana, IH) para projetar e otimizar Circuitos Integrados (CIs) analógicos e de radiofrequência (RF) MOS Complementar (Complemetary Metal-Oxide-Seiconductor, CMOS) de forma robusta e com um ciclo de desenvolvimento do projeto e otimização extremamente pequeno (minutos ou horas), reduzindo de forma extremamente expressiva os custos associados a esse tipo de atividade.

A MTG2i Solutions atualmente está incubada no Centro Universitário FEI em São Bernardo do Campo, São Paulo. Ela inicialmente foi fomentada pela CAPES, CNPq, CTI Renato Archer e pelo programa PIPE, fase 1, da FAPESP (Fundação de Amparo à Pesquisa do Estado de São Paulo), que teve por objetivo principal obter uma certificação internacional, por meio de um processo de validação da ferramenta computacional intitulada “iMTGSPICE”, por meio do desenvolvimento e da fabricação de vários blocos básicos analógicos e de RF. Essa certificação internacional foi alcançada com enorme sucesso. Durante o desenrolar do projeto de pesquisa fomentado pela FAPESP (PIPE, fase1), em uma das suas etapas, foram realizadas uma série de entrevistas com os projetistas das comunidades científicas nacional e internacional para obter informações extremamente importantes do que eles desejariam de uma ferramenta computacional para o projeto e otimização de CIs CMOS analógicos e de radiofrequência de forma robusta (as famosas “dores do cliente”). Com essas entrevistas foi possível o desenvolvimento do iMTGSPICE para justamente ajudar os projetistas a obterem soluções potenciais robustas com uma significativa redução do tempo de desenvolvimento e otimização. 

Depois do alcançar os objetivos do projeto PIPE, fase 1, da FAPESP, a MTG2i Solutions LTDA. teve a honra de ser contemplada com os fomentos do projeto PIPE fase 2 e da consultoria do SEBRAE. O objetivo agora do nosso projeto de pesquisa é o de validar o iMTGSPICE com diferentes projetos de CIs CMOS analógicos e de radiofrequência com profissionais da área (projetistas de empresas/design-houses, pesquisadores, professores e estudantes) de nossa comunidade científica brasileira, no qual o interessado em participar terá a oportunidade de fazer o projeto e a otimização de forma robusta de um ou mais blocos básicos analógicos ou de radiofrequência utilizando a nossa ferramenta computacional (iMTGSPICE) e com todo o nosso suporte técnico, para que posteriormente, o CI CMOS seja fabricado por meio da utilização do processo de fabricação da TSMC de 65nm (prototipagem em silício), de forma totalmente gratuita. Esse CI CM OS projetado e manufaturado será entregue ao interessado, para que ele possa fazer a caracterização elétrica experimental, com todo o nosso suporte técnico e infraestrutura.

 Diretrizes para a sua participação:

O interessado deverá entrar em contato comigo via e-mail (rmoreto@mtg2isolutions.com) e enviar uma proposta de um bloco básico analógico ou de radiofrequência que deseja projetar, otimizar de forma robusta e fabricar (Título, esquemáticos do CI CMOS e do circuito elétrico a ser utilizado para realizar a caracterização elétrica experimental). O projeto deverá ter no máximo 50 MOSFETs. Esse CI CMOS será manufaturado utilizando-se a tecnologia convencional (Bulk) de fabricação de CIs CMOS da TSMC de 65 nm. Podemos avaliar a possibilidade de projetarmos e otimizarmos de forma robusta um CI CMOS utilizando-se uma outra tecnologia de fabricação de CIs CMOS do seu interesse, mas nesse caso, o participante ficará responsável pela sua fabricação.

Condições a serem seguidas: 

1) Atentar para a data da rodada, que será realizada em novembro de 2022;

2) O projeto e a caracterização elétrica experimental desse CI CMOS deverão ser reportados no relatório parcial e final do projeto PIPE, fase 2;

3) Publicações poderão ser realizadas pelos participantes desse projeto PIPE, fase 2, e agradecimentos devem ser feitos à FAPESP da seguinte forma: “Os autores agradecem à Fundação de Amparo à Pesquisa do Estado de São Paulo (FAPESP), processo nº 2020/09375-0, pelo apoio financeiro”;

4) As amostras serão enviadas pela MTG2i Solutions LTDA. pelo correio.

5) A caracterização elétrica experimental poderá ser realizada por você, por nós ou por ambas as partes.

Caso seja do seu interesse participar, por favor envie um e-mail para rmoreto@mtg2isolutions.com ou ralmoreto@gmail.com com o seu WhatsApp ou Skype de contato, para que possamos realizar esse trabalho. Aproveito também a oportunidade para convidar você para visitar o nosso website “mtg2isolutions.com” e conhecer a MTG2i Solutions LTDA.

 

Muito obrigado pela atenção.

 

Rodrigo Alves de Lima Moreto, PhD.

COMPARTILHE:

SOCIEDADE BRASILEIRA DE MICROELETRÔNICA

Av. Prof. Luciano Gualberto, 158 - Trav. 3
Butantã São Paulo, SP
CEP: 05508-900
Brasil
Tel: +55 (11) 3091-5658 / 5270
Fax: +55 (11) 3091-5664
E-mail: sbmicro@sbmicro.org.br
©2024 SBMicro | Todos os Direitos Reservados